外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 12/14/2020
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

4.1.2.4. QDR-IVのpll_locked

PLL ロック信号です。

表 42.  インターフェイス: pll_lockedインターフェイスの種類: コンジット
ポート名 方向 説明
pll_locked 出力 PLLのロック信号で、PLLがロックされているかどうかを示します。