外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

6.4.3.5. コマンドおよびアドレス信号

SDRAMデバイスのコマンドおよびアドレス信号は、CKまたはCK#信号を使用してメモリーデバイスに入力されます。これらのピンは、1つのクロックエッジのみを使用してシングル・データ・レート (SDR) で動作します。 アドレスピンの数は、SDRAMデバイスの容量によって異なります。アドレスピンは多重化されるため、行、列、およびバンクアドレスを送信するには2クロックサイクルが必要です。

DDR4は基本的に他のSDRAMと同様に動作しますが、RAS#CAS#WE#専用のピンはありません。これらは上位のアドレスピンと共有されます。DDR4にはDDR3と同様に、CS#CKEODTRESET#ピンがあります。それに加えてDDR4には、ACT# (アクティブ化) ピン、BG (バンクグループ) ピンなどのピンがあります。