外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public
ドキュメント目次

11.7.4.3.5. 読み出しのデスキュー・キャリブレーション・エラーのデバッグ

  1. EMIF IPを生成する際は、正しいメモリー・タイミング・パラメーター、CAS、および書き込みCASレイテンシーを指定していることを確認します。パラメーター値が正しくないと、データが破損する可能性があります。
  2. 問題のあるピンを特定します。
    • 特定のDQピンにのみエラーがある場合は、PCBに接続の問題がないことを確認します。
    • 複数のPCBで同じピンのセットにエラーがある場合は、考えられるボードレイアウトの問題 (クロストークなど) を確認します。
  3. DQ幅が小さい (つまり、問題のあるDQSグループのみで) デザインを作成し、隣接するI/Oレーン間で起こりうるクロストークを減らします。
  4. キャリブレーション実行時に、VTT電源レールの安定性をプローブで調べます。不安定なVTT電源レールが原因で、メモリー・コンポーネントで誤ったコマンドを受信することがあります。
  5. キャリブレーション実行時に、VCCIO電源レールの安定性をプローブで調べます。
  6. より低い周波数でデザインをテストし、合格する周波数があるかを確認します。
  7. ODT信号への依存をなくしたうえで、問題のあるボードを再テストします。EMIF IPの次の設定により、ODT信号への依存をなくします。
    • 動的ODT (Rtt_WR) 値 = 動的ODTをオフにする
    • ODT Rtt公称値 = ODTを無効にする
    • 出力ドライブ強度の設定 = RZQ/7 (34オーム)
    • Rtt Park = RZQ/3 (80オーム)
    デザインでデバッグ・ツールキットを有効にしている場合は、上記設定をCalibrate Terminationsタブで変更することができます。デザインの再コンパイルは必要ありません。
    図 172. デバッグ・ツールキットでの終端設定の変更
    図 173. EMIF IP再生成時の終端設定の変更 (再コンパイルが必要)