外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public
ドキュメント目次

7.3.2.1. OCT

インテル® Agilex™ FPGAのOCTキャリブレーション済み直列、並列、またはダイナミック終端をデザインのI/Oに使用する場合は、OCTキャリブレーション・ブロックが必要になります。 1つのI/Oバンクには2つのOCTブロックがあります (それぞれのサブバンクに1つずつ)。

OCTブロックを使用する場合は、次の要件に従う必要があります。

  • OCTキャリブレーション・ブロックを配置するI/Oバンクでは、メモリー・インターフェイスと同じVCCIO_PIO 電圧を使用する必要があります。
  • OCTキャリブレーション・ブロックでは単一の固定RZQ を使用します。外部終端抵抗が特定のOCTブロックの正しいピンに接続されていることを確認する必要があります。