外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public
ドキュメント目次

11.9.8.3. トラフィック・ジェネレーターのプリセットの選択

プリセットを選択することで、EMIF制御インターフェイスで特定のトラフィック・パターンを生成するいくつかの異なるコンフィグレーションから選択を行うことができます。ドロップダウン・メニューからプリセットを選択すると、instructionaddressdata patternレジスターが設定され、目的のトラフィック・パターンが生成されます。利用可能なプリセットは、DefaultWalking 1sWalking 0sRead & Write Entire Memoryです。

図 231. トラフィック・ジェネレーターのプリセット

デフォルトのプリセット

Defaultのプリセットでは、デフォルト値がコンフィグレーション・レジスターにロードされます。これによりトラフィック・ジェネレーターは、1回の読み出しと1回の書き込みをアドレス0でデータシード0x5a5a5a5aを使用して実行するように設定されます。

Walking 1sプリセット

Walking 1sのプリセットでは、TG2をコンフィグレーションし、「歩いている」データパターンをDQラインで生成します。これは、段階的にDQSグループ内の1つのDQピンをクロックサイクルごとに1に設定することで行います。これにより、1がDQピンを横切って歩いているようになります。Walking 1sプリセットはアドレス0から始まり、1回の書き込みとそれに続く1回の読み出しを10回のループで行います。

次の画像は、x8デバイスのDQピンにおけるWalking 1sのパターンを示しています。

図 232. Walking 1s

Walking 0sプリセット

Walking 0sプリセットは、Walking 1sプリセットを補完するものです。

次の画像は、x8デバイスのDQピンにおけるWalking 0sのパターンを示しています。

図 233. Walking 0s

Read & Write Entire Memory

Read & Write Entire Memoryのプリセットは、メモリー全体を順番に走査します。データパターンにより、すべてのメモリー位置を1で満たします。アドレスパターンでは、バーストカウントが64に設定され、すべてのメモリー位置が走査されるようにループカウントと読み出し/書き込みカウントが選択されます。