外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

5.3.2. EMIFデザイン例の生成

  1. EMIFデザイン例を生成します。その際は、Simulation およびSynthesisオプションを選択している状態にします。
    図 99. シミュレーションおよび合成に向けたデザイン例の生成
    次の説明は、デザイン例がDDR4 RDIMM x64インターフェイス (データマスクは有効) をターゲットにし、 インテル® Agilex™ FシリーズFPGA開発キットで実装されていることを前提としています。
  2. 合成可能なデザイン例の.qpfファイルでは、プロジェクトを起動してed_sim.qsysファイルを開き、プラットフォーム・デザイナーでシミュレーション・デザイン例を編集することができます。
  3. シミュレーション・デザイン例を生成したら、シミュレーション・デザイン例のed_simフォルダーを削除します。AXI4 Master BFMをシミュレーション・デザイン例に組み込み、ed_simフォルダーを再生成します。