外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

11.6.1.2.1. スキュー

クロック信号、コマンド、アドレス、およびコントロール信号がすべてメモリー入力に同時に到着することを確認します。

トレース長のばらつきにより、信号間においてデータの有効ウィンドウが変動し、マージンが縮小します。例えば、1600MHzのDDR4-3200のデータの有効ウィンドウは、313ps未満です。トレース長のスキューまたはクロストークにより、このデータの有効ウィンドウがさらに縮小し、確実に動作するメモリー・インターフェイスを設計することが難しくなります。 インテル® FPGA IPに入力しているスキューが、PCBで実際に達成しているスキューと一致することを確認します。これに従わない場合、 インテル® Quartus® Primeでのインターフェイスのタイミング解析は不正確になります。