外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

11.10.1. オンチップ・デバッグ・ポートのイネーブル

cal_debugポートをエクスポートするには、emif_cal IPをパラメーター化する際に、Quartus Prime EMIF Debug Toolkit/On-Chip Debug PortパラメーターをExportに設定します。
図 239. オンチップ・デバッグ・ポートのイネーブル
次に、独自のロジックを作成し、目的の読み出し/書き込みコマンドをcal_debug Avalon® メモリーマップド・インターフェイスで実行します。
図 240. 独自のロジックの接続