外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public
ドキュメント目次

11.7.2.3. 既存のデザインでのEMIFツールキットのイネーブル

既存のデザインでツールキットのサポートを有効にするには、次の手順に従います。
  1. qsfファイルに、ライン (set_global_assignment -name VERILOG_MACRO "ALTERA_EMIF_ENABLE_ISSP=1") を追加します。
  2. デザインの各EMIFインスタンスに、Intel Quartus Prime EMIF Debug Toolkit/On-Chip Debug Port > Add EMIF Debug Interfaceを設定します。
  3. Calibration IPで、Quartus Prime EMIF Debug Toolkit/On-Chip Debug Portの値がAdd EMIF Debug Interfaceに設定されていることを確認します。
  4. HDLを生成し、デザインをコンパイルします。
注: デザイン例に基づきデザインを生成していない場合は、デザイン例からデザインを再生成する必要があります。デバッグ・ツールキットを備えるデザイン例の生成の説明を参照してください。