外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

インテルのみ表示可能 — GUID: dik1600290558499

Ixiasoft

ドキュメント目次

4.1.1.5. DDR4のac_parity_err

ac_parity_errインターフェイスをIPのトップレベルでエクスポートするかを指定します。これにより、メモリーがアドレス/コマンド・バスでパリティーエラーを検出しているかが示され、ALERT_Nのトグルが引き起こされます。
表 18.  インターフェイス: ac_parity_errインターフェイス・タイプ: コンジット
ポート名 方向 詳細
ac_parity_err 出力 PORT_AC_PARITY_STATE_DESC