外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public
ドキュメント目次

5.3. Mentor Graphics* AXI4 Master BFM (Intel FPGA Edition) でのデザイン例のシミュレーション

EMIFデザイン例のトラフィック・ジェネレーターは、 Avalon® メモリーマップド・インターフェイスを使用してトラフィックを送信します。

このセクションでは、64ビットDDR4インターフェイス (データマスクは有効) のEMIFデザイン例を変更し、 Mentor Graphics* AXI4 Master Bus Functional Model (BFM) (Intel FPGA Edition) を使用してEMIF IPにデータを読み書きすることで、機能シミュレーションを実行する方法について説明します。