外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

11.7.4.3.6. VREFINキャリブレーション・エラーのデバッグ

  1. 問題のあるグループのVCCIOの電源がFPGA側でVCCIO = 1.2Vに投入されていることを確認します。
  2. EMIF IPを他のVREFIN初期値で再生成します。デフォルトのFPGA I/O設定を使用している場合は、デフォルトで68%になります。
    図 174. VREFIN初期値の変更