外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

11.5.10. デバッグのチェックリスト

次のチェックリストは、外部メモリー・インターフェイスをデバッグする際の開始点として適しています。
表 155.  チェックリスト

確認

項目

異なるフィットを試みる

動作周波数でのIPパラメーターを確認 (tMRD、tWTRなど)

適切なタイミング・ディレーティングでデザインを制約し、タイミングを収束していることを確認

デザインをシミュレーション (シミュレーションで失敗した場合はハードウェアでも失敗します)

タイミングを解析

RZQ (OCT) を配置し割り当て

電源供給ネットワーク (PDN) を測定

シグナル・インテグリティーを測定

セットアップおよびホールドのタイミングを測定

FPGAの電圧を測定

電圧を変更

PCBを加熱および冷却

低い周波数または高い周波数での動作

ボードのタイミングとトレース情報を確認

LVDSおよびクロックソース、I/O電圧と終端を確認

PLLのクロックソース、仕様、およびジッターを確認

より小さなインターフェイス幅または単一のバンクにターゲットを変更