外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public
ドキュメント目次

7.3. インテル® Agilex™ FPGA EMIF IPのピンおよびリソースのプランニング

以降の項では、外部メモリー・インターフェイスのピン配置に関するガイドラインを提供します。

すべての外部メモリー・インターフェイスには通常、次のFPGAリソースが必要です。

  • インターフェイス・ピン
  • PLLおよびクロック・ネットワーク
  • RZQピン
  • 他のFPGAリソース - コア・ファブリック・ロジック、デバッグ・インターフェイスなど

外部メモリー・インターフェイスの要件がすべて特定されたら、システムのプランニングを開始することができます。