外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

3.3.4.1.2. DDR4書き込みキャリブレーション

書き込みのレベリング

書き込みのレベリング・キャリブレーションでは、書き込みDQSをメモリークロックにアライメントし、スキューを補償します。一般的に、レベリング・キャリブレーションでは、さまざまな遅延値を使用して書き込みウィンドウのエッジを特定し、適切な値を選択してウィンドウを中央に配置します。

書き込みのレベリングは書き込みのスキュー調整前に行われるため、合格を登録するには1つの成功したDQビットのみが必要です。書き込みのレベリングでは書き込みDQバスを動かし、少なくとも1つのDQビットが有効な書き込みウィンドウ内に収まるようにします。

図 57. 書き込みレベリング時のDQバスの調整

書き込みデスキュー

書き込みのデスキューでは、書き込みストローブとクロックに対する書き込みデータのビットごとのスキュー調整を実行します。書き込みのデスキュー・キャリブレーションでは、dqs_outの遅延は変化しません。書き込みDQSは、書き込みレベリング時にCKクロックにアライメントされます。

VREF-Outキャリブレーション

VREF-Outキャリブレーションでは、DDR4メモリーデバイスでVREF設定を調整します。これには、モード・レジスター・セット (MRS) コマンドを使用します。VREF-Outのキャリブレーション・アルゴリズムは、VREF-Inのキャリブレーション・アルゴリズムに類似しています。アルゴリズムは、最良の書き込みウィンドウをもたらすVREF-Outの設定を選択します。