外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

4.1.1.8. DDR4のstatus

PHYキャリブレーション・ステータス・インターフェイスです。
表 21.  インターフェイス: statusインターフェイス・タイプ: コンジット
ポート名 方向 詳細
local_cal_success 出力 Highの場合はPHYキャリブレーションが成功したことを示します。
local_cal_fail 出力 Highの場合はPHYキャリブレーションが失敗したことを示します。