外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

4.4.8. caltiming3

アドレス=34 (32ビット)

フィールド ビットHigh ビットLow 説明 アクセス
cfg_t_param_wr_to_wr_diff_bg 5 0 異なるバンクグループでの2つの書き込みコマンド間のタイミング 読み出し
cfg_t_param_wr_to_rd 11 6 書き込みコマンドから読み出しコマンドのタイミング 読み出し
cfg_t_param_wr_to_rd_diff_chip 17 12 異なるチップでの書き込みコマンドから読み出しコマンドのタイミング 読み出し
cfg_t_param_wr_to_rd_diff_bg 23 18 異なるバンクグループでの書き込みコマンドから読み出しコマンドのタイミング 読み出し
cfg_t_param_wr_to_pch 29 24 書き込みコマンドからプリチャージ・コマンドのタイミング 読み出し