外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public
ドキュメント目次

4.2.4. AFIの読み出しデータ信号

AFI 4.0の読み出しデータ信号は、読み出し動作時にメモリーデバイスから送信されるデータを制御します。

表 59.  読み出しデータ信号

信号名

方向

詳細

afi_rdata_en_full

入力

AFI_RATE_RATIO

フルの読み出しデータイネーブルです。メモリー・コントローラーが現在読み出し操作を実行していることを示します。この信号は、読み出しバースト全体にわたってHighに保持されます。この信号が偶数のクロックサイクルにアライメントされている場合は、ハーフレート・モード (つまり、AFI_RATE=2) であっても1ビットの使用が可能です。

afi_rdata

出力

AFI_DQ_WIDTH

メモリーデバイスからの読み出しデータです。このデータは、PHYによってafi_rdata_validがアサートされている場合にのみ有効とみなされます。

afi_rdata_valid

出力

AFI_RATE_RATIO

読み出しデータのValidです。この信号がアサートされている場合は、afi_rdataバスが有効であることを示します。この信号が偶数のクロックサイクルにアライメントされている場合は、ハーフレート・モード (つまり、AFI_RATE=2) であっても1ビットの使用が可能です。