外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public
ドキュメント目次

3.1.5. インテル® Agilex™ EMIFのアーキテクチャー: 入力DQSクロックツリー

入力DQSクロックツリーはバランスのとれたクロック・ネットワークで、読み出しキャプチャー・クロック (フリーランニングの読み出しクロックであるQK/QK#など) およびストローブ (DQS/DQS#など) を外部メモリーデバイスからI/O内の読み出しキャプチャー・レジスターに分配します。

入力DQSクロックツリーは、x4モード、x8/x9モード、またはx18モードでコンフィグレーションすることができます。

各バンク内では、特定の位置にある特定の物理ピンのみが入力DQSクロックツリーを駆動することができます。入力DQSクロックツリーを駆動できるピンの位置は、グループのサイズによって異なります。

表 7.  読み出しキャプチャーのクロックペア/ストローブペアに使用可能なピン
グループサイズ クロックツリーが広がるレーンのインデックス 1 サブバンク 読み出しキャプチャーのクロックペア/ストローブペアに使用可能なピンのインデックス
DQS p DQS n
x4 0A 下側 4 5
x4 0B 6 7
x4 1A 16 17
x4 1B 18 19
x4 2A 28 29
x4 2B 30 31
x4 3A 40 41
x4 3B 42 43
x8 / x9 0 4 5
x8 / x9 1 16 17
x8 / x9 2 28 29
x8 / x9 3 40 41
x18 0、1 4 5
x18 2、3 28 29
x4 0A 上側 52 53
x4 0B 54 55
x4 1A 64 65
x4 1B 66 67
x4 2A 76 77
x4 2B 78 79
x4 3A 88 89
x4 3B 90 91
x8 / x9 0 52 53
x8 / x9 1 64 65
x8 / x9 2 76 77
x8 / x9 3 88 89
x18 0、1 53 53
x18 2、3 76 77
注: 1 AおよびBは、レーン内の2つのニブルを示しています。