外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public
ドキュメント目次

6.5.1. インテル® Agilex™ デバイスでのDDR4の終端

以降の項では、 インテル® Agilex™ デバイスでのDDR4外部メモリー・インターフェイス・プロトコルに固有の考慮すべき内容について説明します。