外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public
ドキュメント目次

11.6.1. シグナル・インテグリティーの問題

デザインの問題の多くは、一部のプロトコル層の問題を含めて、シグナル・インテグリティーの問題に起因しています。 回路基板の構造、電源システム、コマンド、およびデータ信号を確認し、それらが仕様を満たしているかを判断する必要があります。

メモリーのサブシステムに不定期なランダムエラーが存在する場合は、製品の信頼性が損なわれます。このような場合は、ベアボードまたはPCBデザインファイルを確認します。回路基板のエラーは、シグナル・インテグリティーの低下、信号の損失、信号のタイミングスキュー、トレース・インピーダンスの不一致を引き起こす可能性があります。差動トレースの長さが不均衡な場合、または信号配線が密接している場合は、クロストークが発生する可能性があります。