外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

11.1.1. インターフェイス・コンフィグレーションのボトルネックと効率に関する問題

トランザクションのタイプによっては、達成データレートが想定よりも低い場合、効率の問題が発生している可能性があります。 これらの問題は、シミュレーションの段階で評価し解決することが理想的です。遅い段階になると、製品を再設計せずに問題を解決することが難しくなる場合があります。

インターフェイスにはいずれも、クロック周波数から得られる理論上の最大データレートがありますが、この理論上のデータレートは、プロトコルのオーバーヘッドとバスのターンアラウンド・タイムにより、実際には連続的に達成することができません。

目的のコンフィグレーションをシミュレーションし、適切な外部メモリーファミリーを指定していること、および選択したコントローラーのコンフィグレーションで必要な帯域幅が達成可能であることを確認します。

効率はいくつかの異なる方法で評価することが可能です。主な要件は、達成可能な連続データレートです。ローカル・インターフェイス信号をメモリー・インターフェイス信号およびコマンド・デコード・トレースと組み合わせ、IPの動作を適切に可視化することで、目的とするデータレートが十分であるか、および効率の問題の原因を確認します。

理想的な条件下で、必要なデータレートが選択したテクノロジーにおいて可能であるかを示すには、次の手順に従います。

  1. メモリーベンダー独自のテストベンチとご利用のトランザクション・エンジンを使用します。
  2. お使いのドライバーを使用する、もしくは提供されているサンプルドライバーを変更し、システムの標準的なトランザクション・タイプを複製します。
  3. 選択したメモリー・コントローラーを使用してこのパフォーマンスをシミュレーションし、達成したパフォーマンスが許容できるかを判断します。

この段階において、効率またはボトルネックの問題を引き起こす可能性がある次の点に注意します。

  • メモリー・コントローラーのレート (フル、ハーフ、クォーター) とコマンドを確認します。コマンドは、必要な時間の2倍から4倍の長さを費やしている場合があります。
  • メモリー・コントローラーのデータが不足しているかを判断します。これは、適切な要求信号を観察することで行います。
  • メモリー・コントローラーのプロセッサーが、スループット要求を満たすのに十分なレートでトランザクションを行っているかを判断します。これは、ローカルのレディー信号などの適切な信号を観察することで行います。

より高速なインターフェイス、または異なるメモリータイプを使用することを検討し、データレート要件と インテル® から直接提供されているIPをより適切に合わせてください。

インテル® はまた、スタンドアロンのPHYコンフィグレーションを提供しているため、カスタム・コントローラーを開発したり、ご自身の要件に合わせて特別にデザインされたサードパーティー製のコントローラーを使用したりすることが可能です。