外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 6/20/2022
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

4.1.1.22. DDR4のctrl_mmr_slave

コントローラーのMMRスレーブ・インターフェイスです。
表 35.  インターフェイス: ctrl_mmr_slaveインターフェイス・タイプ: Avalonメモリーマップド・スレーブ
ポート名 方向 詳細
mmr_slave_waitrequest 出力 コントローラーのMMRインターフェイスがビジーの場合、待機要求がアサートされます。
mmr_slave_read 入力 MMR読み出し要求信号
mmr_slave_write 入力 MMR書き込み要求信号
mmr_slave_address 入力 メモリー・コントローラーのMMRインターフェイスのワードアドレス
mmr_slave_readdata 出力 MMR読み出しデータ
mmr_slave_writedata 入力 MMR書き込みデータ
mmr_slave_burstcount 入力 各読み出しまたは書き込みバーストにおける転送数
mmr_slave_beginbursttransfer 入力 バーストの開始を示します。
mmr_slave_readdatavalid 出力 MMR読み出しデータが有効かを示します。