インテルのみ表示可能 — GUID: pde1458163762609
Ixiasoft
インテルのみ表示可能 — GUID: pde1458163762609
Ixiasoft
3.4.2. HPS SDRAM I/Oの位置
ガイドライン: これらの自動的に生成されるデフォルトのピン位置の割り当てを使用します。
HPS IP向けArria 10 EMIFは、すべての外部メモリー・インターフェイス信号に対するデフォルトのピン位置の割り当てを制約ファイル内に含みます。これはIP生成時に作成され、デザインのコンパイル時に インテル® Quartus® Primeによって読み取られます。
ガイドライン: ボードレイアウトを確定する前に、「output_files」サブフォルダーにあるQuartusプロジェクトのピンアウトファイルで、HPSメモリー・コントローラーI/Oの位置を確認します。
デフォルトで、 インテル® Quartus® Primeは、出力レポート、ログファイルおよびプログラミング・ファイルをプロジェクト・フォルダーの「output_files」サブフォルダーに生成します。HPS EMIFのピン位置を含むデザインのピンアウトは、コンパイル後に、.pinテキストファイルを確認します。
ガイドライン: 早期I/Oリリースのブートフローを使用する場合は、HPSメモリー・インターフェイスに関連するI/Oがすべて、次の表に示されているアクティブなHPS I/Oバンク内にあることを確認します。
早期I/Oリリースのブートフローを使用する際は、機能しているHPSメモリー・インターフェイスに必要なI/Oがすべて、次の表で示されているとおり、お使いのHPSのメモリー幅のアクティブなバンク内に位置していることを確認します。
インテル® Quartus® Primeのコンパイルでは通常、HPSメモリーのI/Oが、次の表に示されている特定のHPSメモリー幅に対するI/Oバンクおよびレーン位置に配置されていない場合に、エラーのフラグを立てます。
例外として、RZQピンは一般的に、I/Oカラムの任意のRZQピン位置に配置することができます。早期I/OリリースのブートフローでのHPSメモリー・インターフェイスのキャリブレーションを成功させるには、HPSメモリー・インターフェイスのRZQピンは、32または40ビットまでのメモリー幅の場合は、I/Oバンク2Kまたは2Jのいずれかに配置する必要があります。64または72ビット幅のHPSメモリー・インターフェイスの場合は、RZQをI/Oバンク2K、2Jまたは2Iにする必要があります。
さらに、早期I/Oリリースのフローを使用している場合は、EMIFリファレンス・クロックをバンク2Kに配置する必要があります。
HPS EMIFのI/Oのマッピングの詳細に関しては、次の表を参照してください。HPS EMIFコントローラーで使用されていないI/Oレーンは、汎用の入力専用 (GPI)、または汎用I/O (GPIO) としてFPGAファブリックで使用することができます。
EMIFの幅 | バンク2Kのレーン | バンク2Jのレーン | バンク2Iのレーン | |||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|
3 | 2 | 1 | 0 | 3 | 2 | 1 | 0 | 3 | 2 | 1 | 0 | |
16ビット |
GPI | アドレス/コマンド | GPIO | データ[15:0] | GPIO | GPIO | GPIO | GPIO | ||||
16ビット + ECC |
ECC | アドレス/コマンド | GPIO | データ[15:0] | GPIO | GPIO | GPIO | GPIO | ||||
32ビット |
GPI | アドレス/コマンド | データ[31:0] | GPIO | GPIO | GPIO | GPIO | |||||
32ビット + ECC |
ECC | アドレス/コマンド | データ[31:0] | GPIO | GPIO | GPIO | GPIO | |||||
64ビット |
GPI | アドレス/コマンド | データ[31:0] | データ[63:32] | ||||||||
64ビット + ECC |
ECC | アドレス/コマンド | データ[31:0] | データ[63:32] |
ガイドライン: 自動的に作成されたデフォルトのピンの位置を変更する場合は、EMIF HandbookのVol 3、第2章の「Restrictions on I/O Bank Usage for Arria 10 EMIF IP with HPS」の内容を参照してください。
上の表に示すように、インターフェイスはほぼI/Oバンクとレーンに固定されていますが、ECCのないDQ/DQSデータ・グループ・レーンとDQ信号は、固定されているピンの位置内である程度柔軟に入れ替えることができます。 インテル® Quartus® Primeのコンパイルでは、デフォルト以外のピン位置を検証します。
ガイドライン: HPS IP向けArria 10 EMIFで使用されるI/O レーン内の未使用のピン位置は、FPGAファブリックでアクセスすることが可能です。
詳細は、以下に示されているそれぞれのI/Oバンクに固有の章を参照してください。