インテルのみ表示可能 — GUID: pde1458166924307
Ixiasoft
4.5.1. HPS EMAC PHYインターフェイス
4.5.2. USBインターフェイスのデザイン・ガイドライン
4.5.3. QSPIフラッシュ・インターフェイスのデザイン・ガイドライン
4.5.4. SD/MMCおよびeMMCカード・インターフェイスのデザイン・ガイドライン
4.5.5. QSPIおよびSD/MMC/eMMCへのフラッシュ・メモリー・リセットの提供
4.5.6. NANDフラッシュ・インターフェイスのデザイン・ガイドライン
4.5.7. UARTインターフェイスのデザイン・ガイドライン
ガイドライン: FPGAファブリックを介してUART信号をルーティングする場合、フロー制御信号を適切に接続します。
4.5.8. I2Cインターフェイスのデザイン・ガイドライン
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458166924307
Ixiasoft
4.5.7. UARTインターフェイスのデザイン・ガイドライン
ガイドライン: FPGAファブリックを介してUART信号をルーティングする場合、フロー制御信号を適切に接続します。
FPGAを介してUART信号をルーティングする場合、フロー制御信号を利用することができます。フロー制御を使用しない場合は、FPGAで信号を次の表に示すように接続します。
信号 | 方向 | 接続 |
---|---|---|
CTS | 入力 | Low |
DSR | 入力 | High |
DCD | 入力 | High |
RI | 入力 | High |
DTR | 出力 | 接続なし |
RTS | 出力 | 接続なし |
OUT1_N | 出力 | 接続なし |
OUT2_N | 出力 | 接続なし |