インテルのみ表示可能 — GUID: pjf1552589179292
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pjf1552589179292
Ixiasoft
4.6. 未使用HPSブロックの接続ガイドライン
インテル® Arria® 10 SoCデバイスのHPSブロックを使用していない場合は、以下のガイドラインに従い、HPSに固有の次のピンの接続を更新することができます。
ピンの機能 | HPSが使用されていない場合の接続先 |
---|---|
VCCIOREF_HPS VCCPLL_HPS VCCIO_HPS VCCL_HPS |
グランド |
HPS_CLK1 HPS_nPOR HPS_nRST 残りの14個のHPS専用IO |
接続なし (NC) |
注: インテル® Arria® 10 SoCは、デバイス動作中のHPSまたはFPGAブロックの動的なパワーダウンをサポートしていません。