インテルのみ表示可能 — GUID: pde1458163347168
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458163347168
Ixiasoft
3.3. HPSのクロックおよびリセットに関するデザインの考慮事項
HPSのメインクロックとリセットは、HPS_CLK1、HPS_nPOR、HPS_nRSTです。HPS_CLK1 (EOSC1とも呼ばれます) は、HPSのPLLの外部クロックソースです。HPSのPLLは、MPUシステム・コンプレックス、L3インターコネクト、HPSペリフェラル、およびHPS-to-FPGAユーザークロックのクロックを生成します。HPS_nPORは、コールドリセット入力を提供します。また、HPS_nRSTは、双方向のウォームリセット・ソースを提供します。
この章は、Arria 10 Device Design Guidelinesの「Pin Connection Considerations for Board Design」および「I/O and Clock Planning」の章を補足するものです。