インテルのみ表示可能 — GUID: pde1458166266973
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458166266973
Ixiasoft
5.1.9.1. SDRAM初期化の計画
ガイドライン: SDRAMの初期化方法を決定します。
HPSで使用するには、SDRAMをコンフィグレーションする前に、 インテル® Arria® 10 I/Oをコンフィグレーションする必要があります。この内容は、いくつかの方法で実現することができます。
- HPSブートローダーを実行する前に、FPGAを外部で完全にコンフィグレーションします。
- HPSブートローダーによってFPGAを完全にコンフィグレーションし、ブートローダーでSDRAMを起動します。
- FPGA I/Oと共有I/OをHPSブートローダーによってコンフィグレーションし、ブートローダーでSDRAMを起動します。FPGAファブリックは後でコンフィグレーションされます。このオプションは早期I/Oリリースと呼ばれています。このオプションは、すべてのデバイスで使用できるわけではありません。
サポートするSDRAM初期化シナリオを決定し、それに応じて計画します。
注: 詳細は、「コンフィグレーション」および「FPGAのリコンフィグレーション」の章を参照してください。