インテルのみ表示可能 — GUID: pde1458166231826
Ixiasoft
4.5.1. HPS EMAC PHYインターフェイス
4.5.2. USBインターフェイスのデザイン・ガイドライン
4.5.3. QSPIフラッシュ・インターフェイスのデザイン・ガイドライン
4.5.4. SD/MMCおよびeMMCカード・インターフェイスのデザイン・ガイドライン
4.5.5. QSPIおよびSD/MMC/eMMCへのフラッシュ・メモリー・リセットの提供
ガイドライン: HPSをリセットした際にQSPIおよびSD/MMC/eMMCデバイスがリセットされるメカニズムがあることを確認します。
4.5.6. NANDフラッシュ・インターフェイスのデザイン・ガイドライン
4.5.7. UARTインターフェイスのデザイン・ガイドライン
4.5.8. I2Cインターフェイスのデザイン・ガイドライン
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458166231826
Ixiasoft
4.5.5. QSPIおよびSD/MMC/eMMCへのフラッシュ・メモリー・リセットの提供
ガイドライン: HPSをリセットした際にQSPIおよびSD/MMC/eMMCデバイスがリセットされるメカニズムがあることを確認します。
QSPIおよびSD/MMC/eMMCフラッシュデバイスは、ソフトウェアによって、ブートROMから正常にアクセスできない状態になる場合があります。これは、次のリセットでブートの失敗が発生する原因になる場合があります。この問題は、HPSがリセットされている一方で、フラッシュ部分がリセットされていないために発生します。
そのため、QSPIおよびSD/MMC/eMMCブート・フラッシュ・デバイスは、HPSリセット (ウォームまたはコールド) が発生するたびにリセットする必要があります。
注: 一部のデバイスにはリセットピンがありません。そのような場合は、例えばMOSFETなどを使用してフラッシュの電源を再投入する必要があります。必要な最小リセットパルス期間に注意してください。