インテルのみ表示可能 — GUID: nor1472077446917
Ixiasoft
インテルのみ表示可能 — GUID: nor1472077446917
Ixiasoft
4.3.5.4. 電源を切断することによる電源管理
SoCデバイス上の内部POR回路で監視されている電源のいずれか (FPGAコア電源のVCCまたはHPS電源のVCCL_HPSなど) を指定されているトリップレベルよりも低くすると、FPGAファブリックはリセット状態になります。
ガイドライン: FPGAコア電源 (VCC) を切断すると、HPSの動作に影響します。
FPGAがPORリセットに入ると、ハード・メモリー・コントローラー (HMC) I/O、共有I/O、FPGA I/Oはすべてリセットされ、HPSはこれらのI/Oに接続されている外部SDRAMおよびペリフェラルへの接続を失います。HPSが完全に機能するには、POR回路で監視されるFPGA電源電圧がPOR値を上回っている必要があります。詳細は、 インテルArria 10コア・ファブリックおよび汎用I/Oハンドブック で示されています。FPGA I/Oの電源電圧は、 インテル® Arria® 10デバイス・データシートで指定されている推奨動作レベルにする必要があります。
ガイドライン: HPSの電源電圧 (VCCL_HPS) を切断しても、FPGAコアには影響しません。
FPGAファブリック、FPGA I/O、またはFPGA部分に予約されている共有I/Oの象限に影響を与えることなくHPSへの電源を切断することは可能ですが、HPS電源の電源切断シーケンス要件に従う必要があります。
詳細は、 インテルArria 10コア・ファブリックおよび汎用I/Oハンドブック の「Arria 10デバイスにおけるパワー・マネジメント」の章を参照してください。