インテルのみ表示可能 — GUID: msh1491782086880
Ixiasoft
インテルのみ表示可能 — GUID: msh1491782086880
Ixiasoft
2.1.2. Lightweight HPS-to-FPGAブリッジ
ガイドライン: Lightweight HPS-to-FPGAブリッジを使用し、HPSで制御する必要があるIPを接続します。
Lightweight HPS-to-FPGAブリッジにより、HPSのマスターは、SoCデバイスのFPGA部分のメモリーマッピングされたコントロール・スレーブ・ポートにアクセスできます。通常、HPS内のMPUのみがこのブリッジにアクセスし、FPGA内のペリフェラルへのコントロールおよびステータス・レジスター・アクセスを実行します。
ガイドライン: Lightweight HPS-to-FPGAブリッジをFPGAメモリーに使用しないでください。代わりに、HPS-to-FPGAブリッジをメモリーに使用します。
MPUがペリフェラル内のコントロールおよびステータス・レジスターにアクセスする際は、これらのトランザクションは通常、厳密に順序付けられます (ポストされません)。Lightweight HPS-to-FPGAブリッジをレジスターアクセス専用にすることで、バースト・トラフィックがHPS-to-FPGAブリッジにルーティングされるため、アクセス時間が最小限に抑えられます。ほとんどのIPコアは32ビットのコントロールおよびステータスレジスターを実装しているため、Lightweight HPS-to-FPGAブリッジは、FPGAファブリックへの固定32ビット幅の接続を備えています。ただし、プラットフォーム・デザイナーは、FPGAで生成されるネットワーク・インターコネクト内において、トランザクションを32ビット以外の幅に適応させることができます。