インテルのみ表示可能 — GUID: pde1458163423687
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458163423687
Ixiasoft
3.3.1. HPSのクロックのプランニング
HPSのクロックのプランニングには、次のHPSコンポーネントに対するクロックソースの選択と動作周波数の定義が含まれます。
- HPS PLL
- MPUシステム・コンプレックス
- L3インターコネクト
- HPSペリフェラル
- HPS-to-FPGAユーザークロック
HPSのクロックのプランニングは、システムレベルのデザイン・プランニングに依存します。これには、ボードレベルのクロック・プランニング、デバイスのFPGA部分のクロック・プランニング、およびHPSペリフェラルの外部インターフェイスの領域が含まれます。よって、ボードデザインを確定する前に、HPSのクロックのコンフィグレーションを検証することが重要です。
ガイドライン: プラットフォーム・デザイナーを使用し、MPUとペリフェラルのクロックを検証します。
プラットフォーム・デザイナーを使用し、HPSコンポーネントのコンフィグレーションを最初に定義します。HPS入力クロック、ペリフェラル・ソース・クロックおよび周波数を設定します。プラットフォーム・デザイナーの警告またはエラーメッセージに注意し、クロックの設定を変更する、もしくはその警告がアプリケーションに悪影響を及ぼさないことを確認することで対応します。