インテルのみ表示可能 — GUID: elh1468349375768
Ixiasoft
インテルのみ表示可能 — GUID: elh1468349375768
Ixiasoft
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
ガイドライン: 開発およびフィールド問題のデバッグや診断に使用することができる、ボードへの利用可能なJTAG接続を備えることが推奨されます。
このデバイスには、FPGAとHPSのJTAGがチェーンになっているJTAGポートが1つあります。
HPSは、HPS共有I/OもしくはFPGA I/Oのいずれかを介して2つのトレース・インターフェイスを提供します。HPS共有I/Oで提供されるインターフェイスは低速トレース・インターフェイスであり、低帯域幅のトラフィックのトレースに使用することができます (低周波数で動作するMPUなど)。このインターフェイスは単なる4ビットのDDRインターフェイスであるため、提供される帯域幅は限られます。
トレース帯域幅を向上させるには、標準トレース・インターフェイスであるFPGAへの32ビット・シングル・データ・レート・インターフェイスを使用することができます。一般的にトレースモジュールは、トレースデータがダブル・データ・レートで送信されることを想定しているため、シングル・データ・レートのトレースデータをダブル・データ・レートに変換する必要があります。
この変換は、DDIO Megawizard IPをインスタンス化し、それを出力専用モードに設定して行うことが推奨されます。トレースデータの最下位16ビットは最初にオフチップに送信される必要があるため、それらのビットをDDIO IPのdatain_l[15:0] ポートに接続します。
トレースベンダーより提供されているデータシートを参照し、トレースバスに終端が必要かを判断してください。トレースベンダーが必要と示している終端が含まれていない場合は、トレースデータの破損につながる、もしくはインターフェイスの最大動作周波数が制限される可能性があります。