インテルのみ表示可能 — GUID: pde1458163450811
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458163450811
Ixiasoft
3.3.2. 早期のピン・プランニングとI/O割り当ての解析
HPSのクロックとリセットのI/Oは、HPS専用I/Oバンクの固定ピン位置にあり、通常はブートフラッシュやUARTコンソールなどのHPSペリフェラルとバンクを共有します。
ガイドライン: HPS専用I/OのI/O電圧レベルを選択します。
HPS_CLK1、HPS_nPOR、HPS_nRSTは、HPS専用I/Oバンクの固定ピン位置にあります。HPSの専用I/Oは、1.8V、2.5V、および3Vの電圧レベルをサポートするLVCMOS/LVTTLです。このバンクのI/O信号電圧は、VCCIO_HPSに適用される1.8V、2.5V、または3Vの供給レベルによって確立されます。VCCIO_HPSに選択する供給レベルが、HPS専用I/Oバンクを使用するようにコンフィグレーションされたHPSペリフェラル・インターフェイス (ブートソース、UARTコンソールなど) や、ボードレベルのクロックおよびHPSのリセット回路と互換性があることを確認してください。