インテルのみ表示可能 — GUID: qrs1491782087813
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: qrs1491782087813
Ixiasoft
2.1.3. FPGA-to-HPSブリッジ
ガイドライン: FPGA-to-HPSブリッジを、FPGAのマスターからHPSへのキャッシュ可能なアクセスに使用します。
FPGA-to-HPSブリッジにより、FPGAファブリックに実装されているマスターは、HPS内のメモリーおよびペリフェラルにアクセスできます。このブリッジは、32、64、128ビットのデータパスをサポートするため、FPGAに実装されているマスターの最大幅に合わせて幅を調整することができます。
ガイドライン: FPGA-to-HPSブリッジを使用し、FPGAのマスターからHPSのキャッシュ・コヒーレント・メモリー、ペリフェラル、オンチップRAMにアクセスします。
このブリッジでSDRAMサブシステムに直接接続することはできますが、このブリッジの主な目的は、ペリフェラルおよびオンチップメモリーへのアクセスを提供すること、また、MPUアクセラレーター・コヒーレンシー・ポート (ACP) への接続でキャッシュ・コヒーレンシーを提供することです。
コヒーレンシーを伴わずにHPS SDRAMに直接アクセスするには、FPGAのマスターをこのブリッジではなくFPGA-to-SDRAMポートに接続する必要があります。このポートは、より広い帯域幅と低レイテンシーなアクセスを提供します。