インテルのみ表示可能 — GUID: ffn1491782088660
Ixiasoft
インテルのみ表示可能 — GUID: ffn1491782088660
Ixiasoft
2.1.4. FPGA-to-SDRAMポート
ガイドライン: FPGAのマスターからHPS SDRAMへのキャッシュ不可能なアクセスには、FPGA-to-SDRAMポートを使用します。
FPGA-to-SDRAMポートにより、FPGAファブリックに実装されているマスターは、L3メイン・インターコネクトを経由するトランザクションを使用することなくHPS SDRAMに直接アクセスできるようになります。このインターフェイスはHPS SDRAMサブシステムにのみ接続するため、FPGAがHPS SDRAMへの高スループットで低レイテンシーなアクセスを必要とする場合に、このインターフェイスをデザインで使用します。FPGAでキャッシュ・コヒーレントなアクセスが必要な場合は、この推奨事項は当てはまりません。FPGA-to-SDRAMインターフェイスはMPU ACPスレーブにアクセスすることができないため、FPGAに実装されているマスターでキャッシュ・コヒーレントなデータにアクセスする必要がある場合は、代わりに、FPGA-to-HPSに接続するようにします。
FPGA-to-SDRAMポートは3つあります。FPGA-to-SDRAM0およびFPGA-to-SDRAM2は32、64、128ビットのデータパスをサポートし、FPGA-to-SDRAM1は32ビットおよび64ビットのデータパスをサポートします。ポート・コンフィグレーションの組み合わせは4つ利用可能であり、FPGA-to-SDRAM0およびFPGA-to-SDRAM2が128ビットのデータパスに設定されている場合に最大の総帯域幅を利用することができます。各FPGA-to-SDRAMポートは、L3メイン・インターコネクトおよびMPUに接続するポートを含め、個別に処理されます。次の表に、FPGA-to-SDRAMポートで可能な4つの組み合わせを示します。
ポート・コンフィグレーション |
FPGA-to-SDRAM0 |
FPGA-to-SDRAM1 |
FPGA-to-SDRAM2 |
---|---|---|---|
1 |
32ビット |
32ビット |
32ビット |
2 |
64ビット |
64ビット |
64ビット |
3 |
128ビット |
利用できません |
128ビット |
4 |
128ビット |
32ビット |
64ビット |
ガイドライン: FPGA-to-SDRAMポートを介してデータにアクセスする前に、FPGA-to-SDRAMポートを介してFPGAによってアクセスされるデータが、レベル1 (L1) キャッシュおよびレベル2 (L2) キャッシュからフラッシュされることを確認します。
これにより、FPGAがデータへのアクセスを試みる前に、データの最新のコピーがSDRAMに存在することを保証します。