インテルのみ表示可能 — GUID: pde1458164167918
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458164167918
Ixiasoft
5.1.10.2. コンフィグレーション
インテル® Arria® 10 SoCデバイスは、2つの主要なタイプのコンフィグレーション・フローをサポートします。
- 従来のFPGAコンフィグレーション
- HPSによって開始するFPGAコンフィグレーション
HPSで開始するコンフィグレーションでは、FPP (高速パッシブパラレル) モードを使用することにより、HPSでFPGAをコンフィグレーションすることが可能です。このフローでは、QSPI、SD/MMC、およびNANDフラッシュなどのHPSでアクセス可能なストレージ位置を使用します。 インテル® Arria® 10 SoCのFPGAコンフィグレーション・フローは、外部コンフィグレーション・データ・ソースをFPGAのコンフィグレーション・サブシステム (CSS) ブロックに接続する インテル® Arria® 10 FPGAデバイスのものと同じです。