インテルのみ表示可能 — GUID: iju1491782085851
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: iju1491782085851
Ixiasoft
2.1.1. HPS-to-FPGAブリッジ
ガイドライン: HPS-to-FPGAブリッジを使用し、FPGAがホストとなるメモリーをHPSに接続します。
HPS-to-FPGAブリッジにより、マイクロプロセッサー・ユニット (MPU)、DMA、またはマスターが統合されているペリフェラルなどのHPS内のマスターは、SoCデバイスのFPGA部分がホストをするメモリーにアクセスすることができます。このブリッジは32、64、128ビットのデータパスをサポートするため、ブリッジに接続されるFPGAファブリックの最大スレーブデータ幅に合わせて幅を調整することができます。このブリッジは、バースト転送を実行するマスターで使用することを目的としており、FPGAファブリックのペリフェラル・レジスターへのアクセスに使用することは避けてください。コントロールおよびステータス・レジスター・アクセスは、Lightweight HPS-to-FPGAブリッジに送信します。
ガイドライン: HPS-to-FPGAブリッジに接続されているメモリーをHPSブートに使用する場合は、プラットフォーム・デザイナーでスレーブアドレスを0x0に設定していることを確認します。
HPS BSELピンがFPGAからブートするように設定されている場合 (BSEL = 1)、プロセッサーは、FPGAによってホストされるオフセット0x0にあるコードをHPS-to-FPGAブリッジから実行します。このブリッジは、ブート時にコードをホストするために使用できる唯一のブリッジです。