インテルのみ表示可能 — GUID: pde1458160040366
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458160040366
Ixiasoft
1.4. SoC FPGAデザインに向けたエンベデッド・ソフトウェアのデザイン・ガイドラインの概要
エンベデッド・ソフトウェア・デザイン・フローの各段階 |
ガイドライン |
リンク |
---|---|---|
オペレーティング・システム (OS) に関する考慮事項 |
リアルタイム、ソフトウェアの再利用、サポート、使いやすさに関する考慮事項など、アプリケーションのニーズを満たすためのOSに関する考慮事項 |
アプリケーションに向けたオペレーティング・システムの選択 |
ブートローダーに関する考慮事項 |
GPLの要件や機能など、アプリケーションのニーズを満たすためのブートローダーに関する考慮事項 |
ブート・ローダー・ソフトウェアの選択 |
ブートおよびコンフィグレーションに関するデザインの考慮事項 | ブートソース、ブートクロック、ブートヒューズ、コンフィグレーション・フロー | ブートおよびコンフィグレーションに関するデザインの考慮事項 |
HPS ECCに関する考慮事項 |
外部SDRAMインターフェイス、L2キャッシュ・データ・メモリー、フラッシュメモリーのECC |
HPS ECCに関するデザインの考慮事項 |
セキュリティーに関するデザインの考慮事項 | セキュアブート、セキュアデザインIP、暗号化と認証 | セキュリティーに関するデザインの考慮事項 |
エンベデッド・ソフトウェアのデバッグとトレース | トレースおよびトレース・インターフェイスの種類 | エンベデッド・ソフトウェアのデバッグとトレース |
開発、デバッグおよびトレースに向けたソフトウェア・ツール |
ソフトウェア・ツールの選択に関するデザインの考慮事項 |
開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択 |