インテルのみ表示可能 — GUID: pde1458164314968
Ixiasoft
インテルのみ表示可能 — GUID: pde1458164314968
Ixiasoft
5.1.12.2. 外部SDRAMインターフェイスのECC
HPSの外部SDRAMインターフェイスのECCは、SDRAMアダプターに実装されています。SDRAMアダプターのECCコントローラーは、アドレスとデータの両方でSECDEDを実行し、メモリー内の目的の位置での有効なデータアクセスを保証します。
ガイドライン: すべてのSDRAM領域を初期化します。
ECCを有効にする前に、SoCシステムのいずれかの部分がSDRAMアダプターを介してアクセスすることができる外部SDRAMのすべての領域を初期化する必要があります。これには、プログラム・コードとデータ領域、およびFPGAマスターによって、またはL2キャッシュ・ライン・フェッチ時にアクセスされるメモリーの他の領域が含まれます。L2キャッシュが有効になっている場合は、初期化の領域を拡張することを検討します。キャッシュラインのフェッチは、プログラムコードとデータのフットプリントを超えて広がることがあるため、初期化されていないRAMの位置からビット・エラーが発生する可能性があります。ECCスクラブのメモリー領域は、 インテル® SoC EDSツールチェーンのBSP Editorユーティリティーで定義およびコンフィグレーションすることができます。
ガイドライン: SDRAMアダプターのECC書き込み動作を検討します。
部分的な書き込み (SDRAMメモリー・インターフェイス幅未満) の場合、アダプターはリードモディファイライトのシーケンスを実装することで、ECCビットをインターフェイス・ワード幅全体に対して維持します。ファームウェアやアプリケーション・ソフトウェアの作成時、およびシステム内の他のマスターからのアクセス時に、幅の狭いアクセスがアプリケーションの帯域幅やレイテンシーに与える影響を考慮します。
16ビットのデータでECCを有効にしてEMIFを使用する際の詳細に関しては、Intel Arria 10 SX Device Errata and Design Recommendationsを参照してください。