インテルのみ表示可能 — GUID: pde1458163869136
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458163869136
Ixiasoft
3.4.2.2. I/Oバンク2K、レーン3 (ECC)
HPS IPコア向けArria 10 EMIFでは、ECCに関連するDQ/DQSデータグループ信号の位置をI/Oバンク2KのI/Oレーン3に固定しています。
ガイドライン: I/Oバンク2Kのレーン3は、HPS IPコア向けArria 10 EMIFによってECCデータに排他的に使用されます。
HPS EMIFでECCを使用する場合は、ECCデータに対応するDQ/DQSデータレーン信号をこの特定のI/Oレーンに配置する必要があります。ECCを使用しない場合に、一般的なHPS EMIFデータをこのI/Oレーンに配置することはできません。
ガイドライン: I/Oバンク2K、I/Oレーン3の未使用ピンは、FPGA GPIとして使用することができます。
HPS IPコア向けArria 10 EMIFがECCに使用していないI/Oバンク2K、I/Oレーン3のピンは、FPGAファブリックで汎用入力 (入力専用) として使用することができます。HPS IP向けArria 10 EMIFのコンフィグレーションでECCを使用していないためにレーン3を使用しない場合でも、未使用のピンを利用することはできますが、これらのピンは入力専用になります。レーン3の未使用のピン位置に割り当てられるFPGA GPI信号は、I/Oバンク2KのVCCIOおよびVREFの供給レベルと互換性のあるI/O規格をサポートします。これらの供給レベルは、外部SDRAMの信号規格によって規定されます。