インテルのみ表示可能 — GUID: pde1458164435254
Ixiasoft
インテルのみ表示可能 — GUID: pde1458164435254
Ixiasoft
3.5.2. HPSインターコネクトによるDMAマスターの帯域幅の最適化
FPGA DMAのマスターは、HPSのプラットフォーム・デザイナー・コンポーネントでコンフィグレーション可能なFPGA-to-HPSブリッジおよびFPGA-to-SDRAMポートを介してHPSのリソースにアクセスすることができます。HPSのL3およびSDRAM L3インターコネクトは、これらのリソースの調停を提供し、セキュア領域とQoS (Quality of Service) の設定を適用します。HPSインターコネクトを介してリソースにアクセスするDMAのマスターおよび関連バッファーをプランニングおよび設計する際は、HPSインターコネクトのアーキテクチャーを確認し、インターコネクトによる帯域幅の最適化に利用することができる次のガイダンスとリソースを考慮します。
ガイドライン: FPGA-to-HPS Bridge Design Exampleを使用し、パフォーマンスを調整します。
FPGA-to-HPS Bridge Design Example は、FPGAとHPSリソース間の特定のデータ・トラフィックのアクセスパターンをモデル化するための便利なプラットフォームです。このデザイン例には、HPS内の Arm* Cortex-A9プロセッサーで動作するユーティリティーが含まれているため、エンドポイント間のデータパスやトランザクション特性 (バースト長など) の選択、転送帯域幅の報告を行うことができます。