インテルのみ表示可能 — GUID: pde1458166947887
Ixiasoft
4.5.1. HPS EMAC PHYインターフェイス
4.5.2. USBインターフェイスのデザイン・ガイドライン
4.5.3. QSPIフラッシュ・インターフェイスのデザイン・ガイドライン
4.5.4. SD/MMCおよびeMMCカード・インターフェイスのデザイン・ガイドライン
4.5.5. QSPIおよびSD/MMC/eMMCへのフラッシュ・メモリー・リセットの提供
4.5.6. NANDフラッシュ・インターフェイスのデザイン・ガイドライン
4.5.7. UARTインターフェイスのデザイン・ガイドライン
4.5.8. I2Cインターフェイスのデザイン・ガイドライン
ガイドライン: FPGAファブリックを介してI2C信号をルーティングする際は、オープンドレイン・バッファーをインスタンス化します。
ガイドライン: プルアップがボードデザインの外部SDAおよびSCL信号に追加されていることを確認します。
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458166947887
Ixiasoft
4.5.8. I2Cインターフェイスのデザイン・ガイドライン
ガイドライン: FPGAファブリックを介してI2C信号をルーティングする際は、オープンドレイン・バッファーをインスタンス化します。
FPGAを介してI2C信号をルーティングする場合、HPSからFPGAファブリックへのI2Cピン (i2c*_out_data、i2c*_out_clk) はオープンドレインではなく、論理レベルが反転していることに注意してください。よって、論理レベル0をI2Cバスに駆動するには、対応するピンをHighに駆動します。この実装は、それらを使用してトライステート・バッファーの出力イネーブルに直接接続することができるので便利です。オープンドレイン・バッファーを実装するには、altiobufを使用する必要があります。
ガイドライン: プルアップがボードデザインの外部SDAおよびSCL信号に追加されていることを確認します。
I2C信号はオープンドレインであるため、バス上のデバイスがバスをLowに引き下げていない際に、バスを確実にHighに引き上げるためのプルアップが必要です。
図 13. FPGAピンへのI2C配線