インテルのみ表示可能 — GUID: pde1458163825674
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458163825674
Ixiasoft
3.4.2.1. I/Oバンク2K、レーン0、1、2 (Addr/Cmd)
HPS IPコア向けArria 10外部メモリー・インターフェイス (EMIF) は、I/Oバンク2Kにあるハード・メモリー・コントローラー (HMC) を使用します。そのため、レーン0、1、および2は、アドレスおよびコマンド信号に使用されます。アドレス信号とコマンド信号は、これらのI/Oレーン内の固定された位置にあります。
ガイドライン: I/Oバンク2KのI/Oレーン0、1、2の未使用ピンは、FPGA GPIOとして使用することができます。
HPS IPコア向けArria 10 EMIFがアドレスとコマンドに使用していないI/Oバンク2K、レーン0、1、2のピンは、FPGAファブリックで汎用I/Oとして使用することができます。これらのレーンの未使用のピン位置に割り当てられるFPGA GPIO信号は、I/Oバンク2KのVCCIOおよびVREFの供給レベルと互換性のあるI/O規格をサポートします。これらの供給レベルは、外部SDRAMの信号規格によって規定されます。