インテルのみ表示可能 — GUID: pde1458166729900
Ixiasoft
インテルのみ表示可能 — GUID: pde1458166729900
Ixiasoft
4.5.1.4.1. シグナル・インテグリティー
ガイドライン: SoCデバイスのオンチップ終端 (OCT) を利用します。
インテル® Arria® 10デバイスでは、多くの設定に合わせて出力を調整することができます。50Ωの出力インピーダンスが多くの場合において最適な値です。 インテル® Quartus® Primeは、RGMII出力においてキャリブレーションなしで直列OCTを自動的に使用します。 インテル® Quartus® Primeのフィッターレポートを確認し、インターフェイスの出力のOCT設定を検証してください。
ガイドライン: 適切なボードレベルの終端をPHY出力で使用します。
出力にI/O調整を提供するPHYは少数であるため、 インテル® では、シミュレーターを使用して、 インテル® Arria® 10デバイスへの信号パスを検証することを推奨しています。必要に応じてPHY出力ピン付近の各信号に直列抵抗を配置し、反射を減らします。
ガイドライン: PHY TX_CLKおよびEMAC RX_CLKの入力での反射を最小限に抑え、ダブルクロッキングを防ぎます。
接続が「T」としてルーティングされる場合は、REF_CLKのロードでダブルエッジが見られないようにシグナル・インテグリティーを維持する必要があることに注意してください。REF_CLKのロードでの反射を最小限に抑え、ダブルクロッキングを防ぎます。
ガイドライン: シグナル・インテグリティー (SI) シミュレーション・ツールを使用します。
SIシミュレーションは、これらの単方向信号で比較的容易に行うことができます。これらの信号はほとんどの場合においてポイントツーポイントであるため、各信号に配置する適切な直列抵抗を決定するだけで通常は十分です。多くの場合この抵抗は必要ありませんが、これを決定する際は、デバイスのドライブ強度とトレース長、およびトポロジーを検討する必要があります。