インテルのみ表示可能 — GUID: pde1458163287933
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458163287933
Ixiasoft
3.1.1. HPS-to-FPGAインターフェイスのデザインに推奨される開始点
ご利用のトポロジーに応じて、2つのハードウェア・リファレンス・デザインのいずれかをご自身のハードウェア・デザインの開始点として選択することができます。
ガイドライン: インテルでは、HPSをFPGAのソフトIPに接続する例として、ゴールデン・ハードウェア・リファレンス・デザイン (GHRD) を開始点として使用することを推奨しています。
ゴールデン・ハードウェア・リファレンス・デザイン (GHRD) は、システムを開始するためのベースとして使用するのに最適なデフォルトの設定とタイミングを備えています。初期評価の終了後に、Intel Arria 10 HPS-to-FPGA Bridge Design Exampleのリファレンス・デザインに進み、FPGAとHPS間のさまざまなインターフェイスのパフォーマンスを比較することができます。
詳細は、ゴールデン・ハードウェア・リファレンス・デザイン (GHRD) を参照してください。
ガイドライン: インテルでは、Intel Arria 10 HPS-to-FPGA Bridge Design Exampleのリファレンス・デザインを使用し、FPGAロジックとHPS間のアクセスに最適なバースト長とデータ幅を決定することを推奨しています。
FPGA-to-HPS Bridges Design Exampleでは、FPGAロジックにモジュラーSGDMAが含まれているため、FPGAロジックからHPSのデータアクセスのバースト長をプログラミングすることができます。