インテルのみ表示可能 — GUID: pde1458166839912
Ixiasoft
インテルのみ表示可能 — GUID: pde1458166839912
Ixiasoft
4.5.3. QSPIフラッシュ・インターフェイスのデザイン・ガイドライン
ガイドライン: QSPI_SS信号が番号順に使用されていることを確認します。
インテル® Arria® 10 SoCでは、最大4つのQSPIチップセレクトを使用することができます。デバイスは、チップセレクト0に接続されているQSPIからのみブートすることができます。
インテル® Quartus® Primeでは、QSPI_SS信号が順番に使用されることを前提としています。例えば、SS1を使用せずに、SS0とSS2を使用することはできません。
QSPI_SS1ピンは、BSEL0としても使用されることに注意してください。したがって、BSEL=0x6 (1.8V QSPI) を選択すると、QSPI_SS1の機能は使用できなくなります。
サポートされているQSPIデバイスの詳細に関しては、インテルFPGAサポート情報のウェブサイトで提供されている「インテル® Arria® 10 SoC FPGAがサポートするフラッシュデバイス」のページを参照してください。
QSPIフラッシュからのブートの詳細に関しては、RocketBoards.orgのウェブサイトの「Booting from QSPI Flash」のページを参照してください。
QSPIフラッシュのプログラミングの詳細に関しては、RocketBoards.orgのウェブサイトの「Programming QSPI Flash」のページを参照してください。
ガイドライン: 4バイトのアドレス指定を備えるQSPIフラッシュを使用する場合は、HPSがリセットされるたびにQSPIフラッシュがリセットされる、もしくは電源が再投入されるようにボードを設計します。
インテル® Arria® 10 HPSブートROMは、3バイトのアドレスモードのデフォルト設定で動作するように設計されています。動作中にQSPIフラッシュが4バイトのアドレス指定に切り替わる場合は、HPSがリセットされるたびにデフォルトの3バイトのアドレス指定モードに戻ることを保証する必要があります。これに従わない場合、HPSはQSPIチップからの起動、もしくはQSPIチップへのアクセスを行うことができません。
- リセットピンを備えるQSPIデバイスの場合、HPSデバイスがリセットされるたびにリセット信号をアサートします
- リセットピンのないQSPIデバイスの場合、HPSデバイスがリセットされるたびにQSPIチップの電源を再投入します
インテル® Arria® 10 SoC開発キットは、HPSがリセットされるたびにQSPIフラッシュがリセットされることを保証するリセットスキームを使用します。