インテルのみ表示可能 — GUID: pde1458165679733
Ixiasoft
インテルのみ表示可能 — GUID: pde1458165679733
Ixiasoft
4.2.2. SoC FPGAのパーシャル・リコンフィグレーション
ガイドライン: FPGAのリコンフィグレーションにHPSをリセットすることができない場合は、SoC FPGAデバイスのパーシャル・リコンフィグレーション (PR) の機能を活用する必要があります。
パーシャル・リコンフィグレーションを使用することにより、FPGAの一部 (ペルソナと呼ばれます) が置き換えられている間に、デバイスのI/Oを機能する状態で維持することができます。
ガイドライン: インテル® Quartus® Primeプロ・エディションは、階層的なデザインフローとパーシャル・リコンフィグレーションをサポートするコンフィグレーション・ファイルの生成をサポートする唯一のエディションであるため、 インテル® Quartus® Primeプロ・エディションを利用できる状態にしておきます。
置き替えが必要なハードウェアのみをデザインの動的領域に配置することが推奨されます。この分割化により、リコンフィグレーションの時間が最小限に抑えられ、ハードウェアのデザインが簡素化されます。これは、パーシャル・リコンフィグレーションを行う前にフリーズする必要があるハードウェアが少なくなるためです。パーシャル・リコンフィグレーション領域をフリーズさせると、パーシャル・リコンフィグレーションが発生している間、PR領域からの出力が既知のユーザー定義の状態に駆動されます。よって、周囲のハードウェアに悪影響が及ぶことはありません。
ガイドライン: パーシャル・リコンフィグレーションが行われる領域がフリーズロジックで隔離されていることを確認し、出力が既知の安全な状態に駆動されることを保証します。
ガイドライン: パーシャル・リコンフィグレーションが行われる領域では、フリーズが開始する前にメモリーアクセスまたはデータの移動が完了しているようにします。
ガイドライン: パーシャル・リコンフィグレーションが行われる領域のフリーズが解除され、置換されたロジックとの間でデータの移動が開始する前に、その領域でコンフィグレーションが完了していることを確認します。
また、置換するハードウェアがAvalon-MM、Avalon-ST、AXI などのインターコネクト規格に準拠している場合、フリーズ処理を行う際は、ハードウェアをフリーズする前に未処理のメモリー・トランザクションやデータの移動がないことを確認する必要があります。フリーズロジックでは、フリーズを開始する前に未処理のメモリー・トランザクションまたはデータの移動が完了していることを保証する必要があります。