インテルのみ表示可能 — GUID: pde1458159895407
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458159895407
Ixiasoft
1.2. SoC FPGAデザインに向けたHPSのデザイン・ガイドラインの概要
HPSデザインフローの各段階 |
ガイドライン |
リンク |
---|---|---|
ハードウェアとソフトウェアの分割 |
使用するシステムトポロジーを決定し、それをHPSとFPGA間のインターフェイス・デザインの開始点として使用します。 |
インテル Arria 10 HPSとFPGAのインターコネクト接続に関するガイドライン |
HPSのピンの多重化とI/Oコンフィグレーションの設定 |
I/O多重化のオプション、FPGAおよびSDRAMへのインターフェイス、クロック、ペリフェラルの設定を含むHPSシステムのコンフィグレーション設定を計画します。 |
デバイスのI/OをHPSペリフェラルおよびメモリーに接続するためのデザインにおける考慮事項 |
HPSのクロックとリセットに関する考慮事項 |
HPSのクロックおよびコールドリセットまたはウォームリセットに関する考慮事項 |
HPSのクロックおよびリセットに関するデザインの考慮事項 |
HPS EMIFに関する考慮事項 |
HPS EMIFコントローラーの使用方法および関連する考慮事項 |
HPS EMIFに関するデザインの考慮事項 |
FPGAアクセラレーターに関するデザインの考慮事項 |
FPGAアクセラレーターとHPS間のコヒーレンシー管理に関するデザインの考慮事項 |
DMAに関する考慮事項 |