インテルのみ表示可能 — GUID: pde1458163998721
Ixiasoft
5.1.1. 目的
5.1.2. ソフトウェア開発プラットフォームのコンポーネントの構築
5.1.3. アプリケーションに向けたオペレーティング・システムの選択
5.1.4. Linuxに向けたソフトウェア開発プラットフォームの構築
5.1.5. ベアメタル・アプリケーションに向けたソフトウェア開発プラットフォームの構築
5.1.6. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
5.1.7. ブート・ローダー・ソフトウェアの選択
5.1.8. 開発、デバッグおよびトレースに向けたソフトウェア・ツールの選択
5.1.9. ボードの立ち上げに関する考慮事項
5.1.10. ブートおよびコンフィグレーションに関するデザインの考慮事項
5.1.11. フラッシュ・デバイス・ドライバーに関するデザインの考慮事項
5.1.12. HPS ECCに関するデザインの考慮事項
5.1.13. セキュリティーに関するデザインの考慮事項
5.1.14. エンベデッド・ソフトウェアのデバッグとトレース
インテルのみ表示可能 — GUID: pde1458163998721
Ixiasoft
3.4.4. HPSメモリーのデバッグ
ガイドライン: FPGA EMIFと外部メモリー・ツールキットを使用し、メモリー・インターフェイスが動作することを確認します。
HPS SDRAMコントローラーは外部メモリー・インターフェイス・ツールキットをサポートしていないため、最初にHPS以外のメモリー・コントローラーを使用して、メモリー・インターフェイスが動作することを確認します。FPGAメモリー・コントローラーをインスタンス化し、それをHPSメモリー・コントローラーが使用するI/Oと同じI/Oにルーティングするデザインを作成します。EMIFツールキットでインターフェイスが動作することを確認後、HPS IP向けArria 10外部メモリー・インターフェイスを適切にインスタンス化します。インスタンス化は、「HPSをSDRAMに接続するための考慮事項」の章のArria 10 HPS EMIF IPのインスタンス化に関するサブセクションで説明されている内容に従います。
その他の情報に関しては、External Memory Interfaces in Arria 10 Devices、External Memory Interface Handbook、Arria 10 External Memory Interface Pin Interfaceを参照してください。